Preço por wafer da TSMC dispara e amplia fosso com rivais

Dados da SemiAnalysis mostram que a fabricante taiwanesa faturou mais sem precisar inflar volume de produção, empurrada por nós de 3 nanômetros e empacotamento avançado.

A distância financeira entre a TSMC e os concorrentes diretos no mercado de fundição atingiu o patamar mais amplo já registrado. De acordo com um levantamento publicado pela consultoria SemiAnalysis em 14 de outubro de 2026, o preço por wafer da TSMC continua renovando recordes. Enquanto isso, rivais como Samsung Foundry, GlobalFoundries e UMC seguem faturando por lâmina abaixo dos seus picos históricos.

O descompasso entre faturamento e volume físico

O recorte mais nítido do modelo da consultoria compreende o período entre o segundo trimestre de 2022 e o segundo trimestre de 2026. Nesses quatro anos, a fatia da TSMC na receita global de wafers subiu com firmeza. Em contrapartida, sua participação no volume físico de wafers entregues permaneceu praticamente estável no mesmo intervalo.

Na prática, a fundição não precisou inundar o mercado com mais silício para expandir suas receitas. O salto financeiro veio do poder de precificação e da troca de mix: os grandes clientes migraram para nós de ponta, com destaque para as linhas de 3 nanômetros e os testes iniciais de 2 nanômetros, que cobram valores consideravelmente maiores por unidade produzida.

Como o preço por wafer da TSMC triplicou as margens

O comportamento atual destoa do histórico recente da indústria. Entre 2005 e 2019, o preço médio por wafer da fabricante taiwanesa praticamente não se moveu: subiu apenas US$ 32 em quinze anos, o equivalente a uma taxa anual composta de 0,1%. A partir de 2019, com o uso da litografia ultravioleta extrema (EUV) e o apetite por aceleradores de inteligência artificial, a média disparou 133% em seis anos, avançando a um ritmo de 15,2% ao ano, conforme análise repercutida pelo Tom’s Hardware.

O aumento dos custos de manufatura não corroeu a lucratividade. Embora o custo de produção por lâmina tenha subido 78% no período, o lucro bruto por wafer triplicou. Antes de 2019, cada dólar adicional gasto em custo gerava US$ 1,43 em faturamento médio, rendendo US$ 0,43 de lucro bruto incremental. No ciclo pós-2019, cada dólar extra permitiu cobrar US$ 2,31 dos compradores, deixando US$ 1,31 de margem bruta a cada wafer faturado.

Empacotamento CoWoS e a demanda cativa por IA

A vantagem comercial da TSMC vai além dos transistores e alcança o empacotamento avançado, sobretudo a tecnologia Chip-on-Wafer-on-Substrate (CoWoS). Processadores de alto desempenho de Nvidia, AMD, Apple e operadoras de nuvem dependem desse método para conectar os núcleos de cálculo à memória de alta largura de banda. Como a Samsung ainda enfrenta dificuldades de rendimento em nós de 3 nanômetros e a Intel Foundry dá os primeiros passos para atrair clientes externos, os desenvolvedores de chips têm poucas opções além de aceitar os repasses em Taiwan.

Os detalhes contratuais permanecem sob sigilo comercial. A TSMC não abre publicamente acordos bilaterais nem divide reajustes nominais do efeito de migração entre nós. No setor, os preços específicos por processo são tratados como estimativas analíticas de mercado, sem tabela pública de referência.

Resultados recordes no 3T26 e proteção operacional

O reflexo dessa política de preços aparece nos balanços da companhia. A TSMC encerrou o terceiro trimestre de 2026 com receita de NT$ 1,494 trilhão (cerca de US$ 46,7 bilhões), superando o teto de sua projeção de US$ 44,6 bilhões a US$ 45,8 bilhões, segundo números divulgados pela Reuters. Apenas em setembro, a alta anual do faturamento bateu 54,6%, apontou o Taiwan News.

A margem elevada dos nós avançados também protege a operação em momentos de desaceleração do setor. A SemiAnalysis calcula que o ponto de equilíbrio operacional da TSMC exige apenas 25% de uso das fábricas, contra 48% na UMC e 63% na SMIC. Essa folga garante lucro operacional robusto mesmo em ciclos de baixa que empurram os braços de fundição rivais para o vermelho.